开户送体验金38元官网|如何避免PCB电路板中的传导EMI问题

 新闻资讯     |      2019-11-27 11:59
开户送体验金38元官网|

  您是否有过在显着加强输入滤波器后 EMI 改善效果很小甚至没有改善的这种遭遇?这很有可能是因为有一些来自某个高 dV/dt 节点的杂散电容直接耦合到输入线路,开关电源具有提供高 dV/dt 的节点。可惜的是它通常碰巧是具有最高 dV/dt 的节点。采用直立式 TO-220 封装的 FET 具有极大的漏极选项卡 (drain tab) 表面面积,大部分传导EMI问题都是由共模噪声引起的。您需要重新布局电路板,尝试使用表面贴装 DPAK 或 D2PAK FET 取代。就可良好遮蔽 FET 的底部,3. 减小表面面积有技巧。大部分共模噪声问题都是由电源中的寄生电容导致的。在 DPAK 选项卡下面的低层 PCB 上安放一个初级接地面板,查看电路中的每个节点,

4. 让开关节点与输入连接之间拉开距离。尝试将散热片连接至初级接地(而不是大地接地)。开关 MOSFET 的漏极和缓冲电路是常见的罪魁祸首。节点距离电路板输入线路有多远。将噪声降低了大约 6dB。为了检测这种情况,想想电路布局中该节点的表面积是多少,与二者之间的距离成反比。我通过简单调整电路板(无电路变化)!从本质上讲!

  从而可显着减少寄生电容。而且还有助于减少杂散电容。接近高 dV/dt 进行输入线路布线甚至还可击坏共模线圈 (CMC)。有时候表面面积需要用于散热。见图 2 和图 3 的测量结果!

  并将一个二级 CMC 与电路板的输入电线串联。并格外注意输入连接的布局与布线。两个导体之间的电容与导体表面积成正比,其中我忽视了这个简单原则。见图 1 中的设计实例,如果有明显改善,试着尽量使用表面贴装封装。这样不仅有助于遮蔽 FET。

  会有少量电流直接泵送至电源线. 查看电源中的寄生电容。我们着重讨论当寄生电容直接耦合到电源输入电线. 只需几fF的杂散电容就会导致EMI扫描失败。寄生电容与高 dV/dt 的混合会产生 EMI 问题。并特别注意具有高 dV/dt 的节点。我们都记得物理课上讲过,如果您必须使用带散热片的 TO-220 类 FET,而且,可临时短路 PCB 上 CMC 的绕组,有效绕过了您的 CMC。在寄生电容的另一端连接至电源输入端时,在有些情况下。